数字信号处理器可重构指令高速缓存部分的实现方法
发明专利申请公布后的视为撤回
摘要
一种处理器技术领域的数字信号处理器可重构指令高速缓存部分的实现方法，在2路组相联高速缓存的基础上增加两块可重配置起始地址即高位匹配地址的直接映射高速缓存，直接映射高速缓存的打开与关闭以及起始地址均可配置。直接相联高速缓存必须在2路组相联高速缓存打开的情况下才可工作，直接相联高速缓存具有较高优先级，打开一块直接映射高速缓存与2路组相联高速缓存构成伪3路组相联高速缓存；打开两块直接映射高速缓存于2路组相联高速缓存构成伪4路组相联高速缓存，直接映射高速缓存的高位匹配地址是统一的。本发明针对数字信号处理器的特点，基于高速缓存组相联路数可选的思想，提供了结构灵活、实现简单、性能优化的低功耗伪多路组相联高速缓存。
基本信息
专利标题 ：
数字信号处理器可重构指令高速缓存部分的实现方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1746865A
申请号 ：
CN200510030455.9
公开（公告）日 ：
2006-03-15
申请日 ：
2005-10-13
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈进陈薇薇王琴
申请人 ：
上海交通大学
申请人地址 ：
200240上海市闵行区东川路800号
代理机构 ：
上海交达专利事务所
代理人 ：
王锡麟
优先权 ：
CN200510030455.9
主分类号 ：
G06F12/08
IPC分类号 ：
G06F12/08 G06F12/12
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F12/00
安装在筛选装置之上的在存储器系统或体系结构内的存取、寻址或分配
G06F12/02
寻址或地址分配；地址的重新分配
G06F12/08
在分级结构的存储系统中的寻址、地址分配、或地址的重新分配，例如，虚拟存储系统
法律状态
2008-07-23 ：
发明专利申请公布后的视为撤回
2006-05-10 ：
实质审查的生效
2006-03-15 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1746865A.PDF
PDF下载
