高速低功耗主从型D触发器属于D触发器技术领域，其特征在于：它由驱动和触发两部分电路级联构成，驱动电路包括传输门及受其控制的钟控反相电路和一个反相器，触发电路是一个受控于钟控反相电路的差分结构触发器。传输门由时钟信号控制通断：高时关断，低时打开；高电平输入信号在传输门打开时送入触发器，等到下一个高电平时钟信号时，传输门关断通过导通钟控反相电路来保持电位，同时触发器翻转。本发明具有电路结构简单、晶体管数量少、版图面积小的优点，比传统触发器降低近40％的功耗和20％的延时。其次，第二级采用差分输入，还可增强抗噪声性能。