逻辑电路

发明专利申请公布后的视为撤回

摘要

一种逻辑电路，实现了传输延迟时间的缩短，可对应高速化。具有以逻辑信号为输入的第1和第2输入端子(A、B)，具有源极分别与对应的第1和第2输入端子(A、B)连接，栅极与第2和第1输入端子(B、A)交叉连接的第1和第2MOS晶体管(NM1、NM2)，第1和第2MOS晶体管(NM1、NM2)的漏极共连，具有在第1电源VDD和第1、第2MOS晶体管(NM1、NM2)的漏极的共用节点(N1)之间连接，栅极接受复位信号(/RESET)，在复位时导通的MOS晶体管(PM1)，还具有输入端与共用节点N1连接的反相器(INV)。

基本信息

专利标题：

逻辑电路

专利标题（英）：

暂无

公开（公告）号：

CN1783718A

申请号：

CN200510125200.0

公开（公告）日：

2006-06-07

申请日：

2005-11-24

授权号：

暂无

授权日：

暂无

发明人：

高桥弘行高野将

申请人：

恩益禧电子股份有限公司

申请人地址：

日本神奈川

代理机构：

中原信达知识产权代理有限责任公司

代理人：

陆锦华

优先权：

CN200510125200.0

主分类号：

H03K19/00

IPC分类号：

H03K19/00 G11C11/401