标准逻辑工艺上的负电压有效传输电路

专利权人的姓名或者名称、地址的变更

摘要

本发明公开了一种标准逻辑工艺上的负电压有效传输电路，包括：一个交替输出高电平和低电平时钟信号的时钟电路；一个输出低电压的低电压输出通道，其输入连接所述时钟电路输出，当所述时钟电路输出的时钟信号从高电平变成低电平时，触发该低电压输出通道导通，由此输出低电压；一个输出负电压的负电压输出通道，其输入连接所述时钟电路输出，其输出连接所述零电压输出通道的输出以作为整个电路的输出，当所述时钟电路输出的时钟信号从低电平变成高电平时，利用充当耦合电容的晶体管所存储的电荷触发该负电压输出通道的传输门导通，由此输出负电压。本发明为传输门控制电压提供了确定的初始状态，有效地控制了负电压的传输，保证了负电压传输的一致性。

基本信息

专利标题：

标准逻辑工艺上的负电压有效传输电路

专利标题（英）：

暂无

公开（公告）号：

CN1794586A

申请号：

CN200510132160.2

公开（公告）日：

2006-06-28

申请日：

2005-12-20

授权号：

暂无

授权日：

暂无

发明人：

朱一明

申请人：

北京芯技佳易微电子科技有限公司

申请人地址：

100084北京市清华科技园学研大厦B座301室

代理机构：

北京科龙寰宇知识产权代理有限责任公司

代理人：

孙皓晨

优先权：

CN200510132160.2

主分类号：

H03K19/094

IPC分类号：

H03K19/094 H03K19/096 H03K17/693