带缓冲的连续多点时钟环
专利权的终止
摘要
一种向存储器架构内的多个存储器单元分配时钟信号的方法、系统和装置。缓冲器芯片通过点对点链路耦合至多个存储器单元中的每一个。缓冲器芯片包括用于生成连续的自由运行时钟的时钟生成器，这些连续的自由运行时钟可以依次通过该架构中的一存储器单元子集。数据的发送基于存储器单元与缓冲器芯片的接近程度经由点对点链路被延迟以适应多点时钟信号内的延迟。
基本信息
专利标题 ：
带缓冲的连续多点时钟环
专利标题（英）：
暂无
公开（公告）号 ：
CN101031860A
申请号 ：
CN200580032924.9
公开（公告）日 ：
2007-09-05
申请日 ：
2005-09-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
J·梅卡尔C·沃克
申请人 ：
英特尔公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
上海专利商标事务所有限公司
代理人 ：
陈斌
优先权 ：
CN200580032924.9
主分类号 ：
G06F1/10
IPC分类号 ：
G06F1/10 G06F13/42
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F1/00
不包括在G06F3/00至G06F13/00和G06F21/00各组的数据处理设备的零部件
G06F1/04
产生时钟信号的或分配时钟信号的，或者直接从这个设备中得出信号的
G06F1/10
时钟信号的分配
法律状态
2020-09-18 ：
专利权的终止
未缴年费专利权终止IPC(主分类) : G06F 1/10
申请日 : 20050929
授权公告日 : 20100609
终止日期 : 20190929
申请日 : 20050929
授权公告日 : 20100609
终止日期 : 20190929
2010-06-09 ：
授权
2007-10-31 ：
实质审查的生效
2007-09-05 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
