栅氧化层之制备方法
授权
摘要

一种栅氧化层制备方法首先形成至少两条沟槽于基板之中,这两条沟槽之间形成主动区域。之后,形成介电区块于该沟槽之中,该介电区块之上表面不对齐该基板之上表面。接着,进行掺杂工艺,将含氮掺质植入该主动区域之基板中,该主动区域中心处之基板内的含氮掺质浓度高于该主动区域边缘处。然后,进行热氧化工艺以形成栅氧化层于该主动区域之基板的上表面。通过该含氮掺质抑制热氧化反应速率,可避免该主动区域边缘处之栅氧化层厚度小于该主动区域中心处之栅氧化层厚度的情形发生。

基本信息
专利标题 :
栅氧化层之制备方法
专利标题(英):
暂无
公开(公告)号 :
CN101005030A
申请号 :
CN200610001049.4
公开(公告)日 :
2007-07-25
申请日 :
2006-01-17
授权号 :
暂无
授权日 :
暂无
发明人 :
陈中怡朱志勋周志文
申请人 :
茂德科技股份有限公司
申请人地址 :
台湾省新竹市科学工业园区力行路十九号三楼
代理机构 :
北京连和连知识产权代理有限公司
代理人 :
王昕
优先权 :
CN200610001049.4
主分类号 :
H01L21/316
IPC分类号 :
H01L21/316  H01L21/283  H01L21/336  
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
H01L21/30
用H01L21/20至H01L21/26各组不包含的方法或设备处理半导体材料的
H01L21/31
在半导体材料上形成绝缘层的,例如用于掩膜的或应用光刻技术的;以及这些层的后处理;这些层的材料的选择
H01L21/314
无机层
H01L21/316
由氧化物或玻璃状氧化物或以氧化物为基础的玻璃组成的无机层
法律状态
2008-11-05 :
授权
2007-10-24 :
实质审查的生效
2007-07-25 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN101005030A.PDF
PDF下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332