用以产生输出时钟信号的时钟产生电路及方法

发明专利申请公布后的视为撤回

摘要

一种用以产生输出时钟信号的时钟产生电路，其特征在于，包含有：一随机频率码产生器，随机地产生一频率码，其中随机频率码产生器依据一第一时钟信号进行时序控制；一累加器，电连接于随机频率码产生器，用于累加频率码以产生一选择码，其中累加器依据第一时钟信号进行时序控制；以及一第一多工器，电连接于累加器，用来依据选择码，在多个参考时钟信号中选择一参考时钟信号产生第一时钟信号，且将第一时钟信号用以作为输出时钟信号。一触变电路，电连接于第一多工器，触变电路依据第一时钟信号进行时序控制，产生输出时钟信号。本发明的有益效果在于，可产生具有更多种频率选择的输出时钟信号。

基本信息

专利标题：

用以产生输出时钟信号的时钟产生电路及方法

专利标题（英）：

暂无

公开（公告）号：

CN1815886A

申请号：

CN200610002284.3

公开（公告）日：

2006-08-09

申请日：

2006-01-27

授权号：

暂无

授权日：

暂无

发明人：

陈昱仰

申请人：

联发科技股份有限公司

申请人地址：

台湾省新竹科学工业园区

代理机构：

北京三友知识产权代理有限公司

代理人：

任默闻

优先权：

CN200610002284.3

主分类号：

H03K3/78

IPC分类号：

H03K3/78 H03K3/86