提供一种时钟提取电路，接收根据时钟信号对传送对象的数字信号进行了编码的编码信号，从该编码信号提取时钟信号，包括：边沿检测单元，其检测所接收的编码信号的上升沿和下降沿，生成表示已检测出的意思的边沿检测脉冲；屏蔽信号生成单元，其根据在接收的编码信号的每一周期生成的边沿检测脉冲，将生成每一周期的边沿检测脉冲作为契机，生成相位反相的屏蔽信号；屏蔽信号延迟单元，其生成以可以控制的延迟时间量延迟屏蔽信号的屏蔽延迟信号；时钟生成单元，其根据屏蔽延迟信号的边沿生成时钟信号；和延迟控制单元，其将生成的时钟信号的占空比设定成预定值，控制屏蔽信号延迟单元的延迟时间。这样可以从由外部接收的编码信号中正确提取时钟信号。