时钟分频电路

专利权的终止

摘要

一种时钟分频电路，包括：存储部分，用于存储与输入时钟信号同步的输入信号；提供部分，用于提供第一值和第二值之一作为所述输入信号，所述第一值通过将所述存储部分存储的值与分子设定值相加得到，所述第二值通过将所述第一值减去分母设定值得到；保持部分，用于保持与所述输入时钟信号同步的所述存储部分存储的值的最高有效位；逻辑积产生部分，用于产生所述保持部分保持的值与所述输入时钟信号的逻辑积，并输出逻辑积作为输出时钟信号；其中所述提供部分根据所述存储部分存储的值的最高有效位提供第一值和第二值之一作为输入信号。

基本信息

专利标题：

时钟分频电路

专利标题（英）：

暂无

公开（公告）号：

CN1783723A

申请号：

CN200510127250.2

公开（公告）日：

2006-06-07

申请日：

2005-11-24

授权号：

暂无

授权日：

暂无

发明人：

长谷川浩一

申请人：

索尼株式会社

申请人地址：

日本东京都

代理机构：

中国专利代理(香港)有限公司

代理人：

刘红

优先权：

CN200510127250.2

主分类号：

H03K23/66

IPC分类号：

H03K23/66