时钟电路及为CPU提供时钟的方法
实质审查的生效
摘要
本公开提供时钟电路及为CPU提供时钟的方法。其中，本发明提供的一种一种时钟电路，包括：锁频环(FLL)，该FLL包括：被配置为产生代表第一频率的信号的信号产生电路；耦接到CPU的时钟输入端的输出端；配置为锁定到该第一频率的振荡器；和该时钟电路还可包括电源，耦接到该振荡器和该CPU。实施本发明实施例可将为CPU提供的时钟锁定到期望的频率(例如，第一频率)。
基本信息
专利标题 ：
时钟电路及为CPU提供时钟的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114265470A
申请号 ：
CN202110813918.8
公开（公告）日 ：
2022-04-01
申请日 ：
2021-07-19
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
休·托马斯·梅尔阿希什库马·纳亚克
申请人 ：
联发科技(新加坡)私人有限公司
申请人地址 ：
新加坡新加坡启汇城大道一号索拉斯大厦三楼之一
代理机构 ：
深圳市威世博知识产权代理事务所(普通合伙)
代理人 ：
黎坚怡
优先权 ：
CN202110813918.8
主分类号 ：
G06F1/04
IPC分类号 ：
G06F1/04 H03L7/18
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F1/00
不包括在G06F3/00至G06F13/00和G06F21/00各组的数据处理设备的零部件
G06F1/04
产生时钟信号的或分配时钟信号的，或者直接从这个设备中得出信号的
法律状态
2022-04-19 ：
实质审查的生效
IPC(主分类) : G06F 1/04
申请日 : 20210719
申请日 : 20210719
2022-04-01 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
