时钟生成电路及其方法

专利权的终止

摘要

本发明的目的是生成具有在第一分频时钟信号的频率fref/A和第二分频时钟信号的频率fref/(A+1)间的频率freq的输出时钟信号。时钟分频电路(12)有选择地生成分频时钟信号CLK1，CLK2。离散值校正电路(14)控制时钟分频电路(12)，以便如果C＜D，将生成时钟信号CLK2一次和时钟信号CLK1(Q－1)次的过程重复C次，然后，生成时钟信号CLK1 R次，以及如果C＞D，将生成时钟信号CLK1一次和时钟信号CLK2(Q－1)次的过程重复D次，然后生成时钟信号CLK2 R次。A，B和C是满足freq＝fref/(A+C/B)的自然数。在D＝B－C中，如果C＜D，Q是B/C的商，或如果C＞D，Q是B/D的商。

基本信息

专利标题：

时钟生成电路及其方法

专利标题（英）：

暂无

公开（公告）号：

CN1790915A

申请号：

CN200510119427.4

公开（公告）日：

2006-06-21

申请日：

2005-11-11

授权号：

暂无

授权日：

暂无

发明人：

塚本总一松濑秀作上田真

申请人：

国际商业机器公司

申请人地址：

美国纽约

代理机构：

中国国际贸易促进委员会专利商标事务所

代理人：

康建忠

优先权：

CN200510119427.4

主分类号：

H03K23/64

IPC分类号：

H03K23/64