时钟生成电路及具有该电路的显示设备
发明专利申请公布后的视为撤回
摘要
提供了一种时钟生成电路和具有该电路的显示设备。示例时钟生成电路包括第一电压生成部分、第二电压生成部分和中间电压生成部分。第一电压生成部分在高电平周期期间生成第一电压。第二电压生成部分在低电平周期期间生成低于第一电压的第二电压。中间电压生成部分在当第二电压变为第一电压时的第一跃迁周期和当第一电压变为第二电压时的第二跃迁周期期间，生成高于第二电压并低于第一电压的中间电压。
基本信息
专利标题 ：
时钟生成电路及具有该电路的显示设备
专利标题（英）：
暂无
公开（公告）号 ：
CN1783702A
申请号 ：
CN200510127294.5
公开（公告）日 ：
2006-06-07
申请日 ：
2005-12-01
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
全珍
申请人 ：
三星电子株式会社
申请人地址 ：
韩国京畿道
代理机构 ：
北京市柳沈律师事务所
代理人 ：
邸万奎
优先权 ：
CN200510127294.5
主分类号 ：
H03B28/00
IPC分类号 ：
H03B28/00 H03L7/00 G09G3/36 G09G3/20 G02F1/133
法律状态
2010-07-21 ：
发明专利申请公布后的视为撤回
号牌文件类型代码 : 1603
号牌文件序号 : 101003370837
IPC(主分类) : H03B 28/00
专利申请号 : 2005101272945
公开日 : 20060607
号牌文件序号 : 101003370837
IPC(主分类) : H03B 28/00
专利申请号 : 2005101272945
公开日 : 20060607
2008-01-30 ：
实质审查的生效
2006-06-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
