本发明提供了一种流水线处理器架构或结构、处理器、和方法。在一个实施方案中，所提供的处理器包括：取指令单元，该单元可运行以取出与多个处理器线程相关联的指令；响应于所述取指令单元的译码器；响应于所述译码器的发令逻辑；和寄存器文件，该寄存器文件包括对应于所述多个处理器线程的多个存储体(bank)。每个存储体可运行从而存储与对应的处理器线程相关联的数据。所述处理器可包括对应于多个处理器线程中每个线程的一组寄存器。组中的每个寄存器可以位于所述处理器的流水线级之前或之后。