本发明的主题是用于定义时钟控制存储器电路(1)中特定操作开始之后到下一操作开始之间应等待的时间的装置，具有排列在存储器电路(1)内的计时器，该计时器在该特定操作开始时被接通并允许在经过特定时间段后开始下一操作。本发明的特征在于，该计时器为数字计数器(51)，该计数器在接通之后计数从时钟信号(CLK)得出的周期计数脉冲，从而在计数到预期数目的这些脉冲时立即发出等待时间结束的信号；以及，在存储器电路(1)内提供等待时间调整设备(M6：10)，且可通过存储器电路的外部连接而访问该等待时间调整设备，从而设置预期数目的计数脉冲。本发明的一个优选应用领域为设置DRAM模块中的等待时间t_RAS。