本实用新型公开了一种并行分层预进位ALU加法模块的结构，该结构包含二个或多个独立的分段二进制加法器及计算单元，一进位产生单元，其中每个分段加法器内包含有两个带预设进位功能的CLA加法器，每一分段的和由一多路数据选择器通过前一分段加法器的进位选择，且分段加法器可产生传播位P和进位生成位G。本实用新型由于采用了预进位并行结构使加法器速度得到了显著的提高，提高了CPU中ALU模块的运行效率；对传播位、各进位位的生成采用了基于传播位P的逻辑简化结构，减少了逻辑门的使用，缩小了芯片的面积，并且芯片内部连线也得到简化使连线延时降低，从而使芯片的功耗得到有效控制。