一种处理器包含例如取出级和解码级等共用指令解码前端和一组异质处理管线。较低性能管线具有较少级，且可利用较低速度/功率电路。较高性能管线具有较多级，且利用较快电路。所述管线共享其它处理器资源，例如指令高速缓冲存储器、寄存器文件堆栈、数据高速缓冲存储器、存储器接口和系统内的其它构造的寄存器。在所揭示的实例中，控制所述处理器使得需要较高性能的处理在所述较高性能管线中运行，而在至少一些情况下，那些需要较低性能的处理利用所述较低性能管线，且同时所述较高性能管线有效地不活动或甚至关闭以使电力消耗最小化。所述处理器在任何给定时间的配置，也就是说当前正操作的管线，可经由若干不同技术来控制。