本实用新型提供了基于CPLD技术的时间同步误差测量电路。该电路中，或门的第一输入端与基准脉冲信号连接点相连，或门的第二输入端与被测脉冲信号连接点相连；与门的第一输入端和被测脉冲信号连接点相连，与门的第二输入端与基准脉冲信号连接点相连；计数器的时钟端与时钟信号连接点相连，计数器的使能端和或门的输出端相连，计数器的清零端经过反相器后接至或门的输出端；第二D触发器的输入端与计数器的输出端相连，第二D触发器的时钟端同与门的输出端相连。本电路功效低，测量精度高，集成度高，电路简单。