集成电路的时钟控制方法、装置及集成电路

授权

摘要

本发明实施例提供了一种集成电路的时钟控制方法、装置及集成电路，涉及集成电路技术领域。其中，集成电路包括时钟组，所述时钟组中的每个时钟配置有对应的时钟隔离逻辑模块，该方法包括：依据接收到的扫描使能信号，确定各时钟对应的时钟隔离逻辑模块的测试时钟状态；若所述时钟隔离逻辑模块的测试时钟状态为开启状态，则依据所述时钟隔离逻辑模块接收到的扫描测试时钟，生成测试时钟；依据所述测试时钟进行扫描测试，生成扫描测试向量。本发明实施例解决了扫描测试中跨时钟域潜在的扫描捕获违例问题。

基本信息

专利标题：

集成电路的时钟控制方法、装置及集成电路

专利标题（英）：

暂无

公开（公告）号：

CN110514981A

申请号：

CN201810496479.0

公开（公告）日：

2019-11-29

申请日：

2018-05-22

授权号：

CN110514981B

授权日：

2022-04-12

发明人：

高国重齐子初

申请人：

龙芯中科技术有限公司

申请人地址：

北京市海淀区中关村环保科技示范园龙芯产业园2号楼

代理机构：

北京润泽恒知识产权代理有限公司

代理人：

莎日娜

优先权：

CN201810496479.0

主分类号：

G01R31/28

IPC分类号：

G01R31/28