一种用于多通道ADC的时钟相位失配校准电路
授权
摘要
本发明提供了一种用于多通道ADC的时钟相位失配校准电路，属于集成电路技术领域。所述用于多通道ADC的时钟相位失配校准电路，包括时钟接收电路、时钟占空比稳定电路、时钟驱动电路、M个延迟电路、M个多相时钟产生电路、M个时钟等效延迟电路、M通道的N位模数转换器、参考时钟产生电路、鉴相器、环路滤波器、K位模数转换器以及控制电路，能够根据系统精度和硬件开销自动折衷选择校准精度，并且具有低功耗特点。
基本信息
专利标题 ：
一种用于多通道ADC的时钟相位失配校准电路
专利标题（英）：
暂无
公开（公告）号 ：
CN108768396A
申请号 ：
CN201810585160.5
公开（公告）日 ：
2018-11-06
申请日 ：
2018-06-08
授权号 ：
CN108768396B
授权日 ：
2022-05-06
发明人 ：
魏敬和陈珍海侯丽苏小波薛颜王淑芬邵键于宗光
申请人 ：
中国电子科技集团公司第五十八研究所
申请人地址 ：
江苏省无锡市惠河路5号
代理机构 ：
总装工程兵科研一所专利服务中心
代理人 ：
张婉
优先权 ：
CN201810585160.5
主分类号 ：
H03M1/10
IPC分类号 ：
H03M1/10
法律状态
2022-05-06 ：
授权
2018-11-30 ：
实质审查的生效
IPC(主分类) : H03M 1/10
申请日 : 20180608
申请日 : 20180608
2018-11-06 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
