一种多线程模式下的快速段式编址配置和访问方法
授权
摘要
本发明公开一种多线程模式下的快速段式编址配置和访问方法，包括如下步骤：S101、用户程序中使用存储层次关键字；S102、编译器识别并处理用户程序中的关键字；S103、链接器处理重定位信息及多层次数据段；S104、加载器内存加载；S105、程序运行时读取内部寄存器。本发明在编译链接阶段识别和处理多层次存储关键字，程序加载阶段识别和处理多层次存储数据段，程序运行时充分利用CPU提供的内部寄存器获取本线程多层次存储数据段基址，提高了访存效率和灵活性。
基本信息
专利标题 ：
一种多线程模式下的快速段式编址配置和访问方法
专利标题（英）：
暂无
公开（公告）号 ：
CN109240702A
申请号 ：
CN201810929684.1
公开（公告）日 ：
2019-01-18
申请日 ：
2018-08-15
授权号 ：
CN109240702B
授权日 ：
2022-06-14
发明人 ：
沈莉王飞钱宏管茂林肖谦
申请人 ：
无锡江南计算技术研究所
申请人地址 ：
江苏省无锡市滨湖区山水东路699号
代理机构 ：
北京品源专利代理有限公司
代理人 ：
孟金喆
优先权 ：
CN201810929684.1
主分类号 ：
G06F8/41
IPC分类号 ：
G06F8/41
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F8/00
软件工程设计
G06F8/40
程序代码转换
G06F8/41
编译
法律状态
2022-06-14 ：
授权
2019-02-19 ：
实质审查的生效
IPC(主分类) : G06F 8/41
申请日 : 20180815
申请日 : 20180815
2019-01-18 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
