获取存储模块内部延时阶梯时间的方法及系统
授权
摘要
本发明公开了获取存储模块内部延时阶梯时间的方法及系统，属于通信技术领域。所述方法为：控制单元在至少两个不同相位下分别向存储单元发送时钟信号，并分别对控制单元的信号输入接口进行延时处理，获取信号输入接口的两个边界；根据信号输入接口的两个边界之间的延时阶梯个数之差计算一个延时阶梯的延时时间。本发明通过调整控制单元向存储单元发送时钟信号相位，以及对控制单元的信号输入接口进行延时处理，获取在不同时钟信号相位下对应的信号输入接口的两个边界，再根据不同时钟信号相位下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整。
基本信息
专利标题 ：
获取存储模块内部延时阶梯时间的方法及系统
专利标题（英）：
暂无
公开（公告）号 ：
CN109286535A
申请号 ：
CN201811037346.3
公开（公告）日 ：
2019-01-29
申请日 ：
2018-09-06
授权号 ：
CN109286535B
授权日 ：
2022-04-01
发明人 ：
冯杰张坤
申请人 ：
晶晨半导体（上海）股份有限公司
申请人地址 ：
上海市浦东新区张江高科技园区郭守敬路351号2号楼647-09室
代理机构 ：
上海申新律师事务所
代理人 ：
俞涤炯
优先权 ：
CN201811037346.3
主分类号 ：
H04L12/26
IPC分类号 ：
H04L12/26
法律状态
2022-04-01 ：
授权
2019-03-01 ：
实质审查的生效
IPC(主分类) : H04L 12/26
申请日 : 20180906
申请日 : 20180906
2019-01-29 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
