本实用新型公开了一种基于时间戳与FPGA守时单元校正的时钟同步系统，其技术要点包括控制箱箱体，所述控制箱箱体设有容置腔，所述容置腔的一面设有开口，所述容置腔内侧壁朝向开口处安装有电源，所述容置腔内远离开口的背板上固定设有主板，所述容置腔内远离电源方向依次划分成若干功能区，所述主板上对应每个功能区设有插接口，每个所述功能区内朝向插接口方向滑移安装有若干功能模块，所述功能区底部设有用于固定功能模块的固定件，所述箱体的开口处对应每个功能区设有开关门。本实用新型具有明确划分多个功能区，便于安装和更换内部功能模块的优点。