合并单元用时钟板卡
授权
摘要
本实用新型为一种合并单元用时钟板卡，主要由IRIG‑B码/1PPS输入接口、以太网1588输入接口、1588PHY芯片、FPGA、DA芯片、压控晶振、CPU、外对时接口、内对时接口等组成；其中IRIG‑B码/1PPS输入接口直接接入FPGA的IO连接；1588PHY芯片通过MII接口与CPU的MII接口相连，产生的1PPS信号接入FPGA的IO连接；DA芯片的数字侧接口与FPGA的相连，模拟侧接口与压控晶振的调压端ADJ相连；压控晶振的时钟输出于FPGA的GCLK(全局时钟管脚)相连；CPU通过L_BUS与FPGA的MIF接口相连，通过MII接口与1588PHY芯片通过MII接口相连。本板卡可同时接入电力设备常用的同步输入如1PPS秒脉冲、IRIG‑B码、1588等方式，同时外挂DA和压控晶体振荡器可极大地提高板卡的同步精度和参考消失后的保持时间，提高合并单元运行的稳定性。
基本信息
专利标题 ：
合并单元用时钟板卡
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201921404301.5
公开（公告）日 ：
暂无
申请日 ：
2019-08-28
授权号 ：
CN210804012U
授权日 ：
2020-06-19
发明人 ：
王向东赵明敬王杰
申请人 ：
北京贺兰云天科技有限公司
申请人地址 ：
北京市海淀区西五道口45号乙3号办公楼202房间
代理机构 ：
代理人 ：
优先权 ：
CN201921404301.5
主分类号 ：
G04G7/00
IPC分类号 ：
G04G7/00 G01R19/00 G01R19/25 G01R1/02
IPC结构图谱
G
G部——物理
G04
测时学
G04G
电子计时器
G04G7/00
同步
法律状态
2020-06-19 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
