一种FPGA和MIPI电路中的时钟恢复电路
授权
摘要
本实用新型公开了一种FPGA和MIPI电路中的时钟恢复电路，包括：FPGA、移动产业处理器接口MIPI和延迟锁相环DLL；其中，FPGA和MIPI之间进行数据信号传输；MIPI在第一时钟下工作；并将第一时钟发送给DLL；第一时钟经历传输过程中的第一延迟，形成第二时钟接入DLL；DLL对第二时钟进行延迟和锁相处理，得到第三时钟，并将第三时钟发送到FPGA；第三时钟经历传输过程中的第二延迟，形成第四时钟接入FPGA；FPGA在第四时钟下工作。采用DLL恢复出和第一时钟同相位的本地时钟，即第四时钟。使来自MIPI的远程数据在FPGA内部使用与MIPI中相同的时钟信号进行处理。
基本信息
专利标题 ：
一种FPGA和MIPI电路中的时钟恢复电路
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201921138065.7
公开（公告）日 ：
暂无
申请日 ：
2019-07-18
授权号 ：
CN210111975U
授权日 ：
2020-02-21
发明人 ：
刘健王海力陈子贤马明
申请人 ：
京微齐力(北京)科技有限公司
申请人地址 ：
北京市海淀区知春路63号卫星大厦9层901-903
代理机构 ：
北京亿腾知识产权代理事务所(普通合伙)
代理人 ：
陈霁
优先权 ：
CN201921138065.7
主分类号 ：
H03L7/08
IPC分类号 ：
H03L7/08 H03L7/085 H03L7/16 H03K5/133 H03K5/135
法律状态
2020-02-21 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
