一种FPGA和PCIE电路中的时钟恢复电路
授权
摘要
本实用新型公开了一种FPGA和PCIE电路中的时钟恢复电路,包括:FPGA、高速串口PCIE控制器和延迟锁相环DLL;其中,FPGA和PCIE控制器之间进行数据信号传输;PCIE控制器在第一时钟下工作;并将第一时钟发送给DLL;第一时钟经历传输过程中的第一延迟,形成第二时钟接入DLL;DLL对第二时钟进行延迟和锁相处理,得到第三时钟,并将第三时钟发送到FPGA;第三时钟经历传输过程中的第二延迟,形成第四时钟接入FPGA;FPGA在第四时钟下工作。采用DLL恢复出和第一时钟同相位的本地时钟,即第四时钟。使来自PCIE控制器的远程数据在FPGA内部使用与PCIE控制器中相同的时钟信号进行处理。
基本信息
专利标题 :
一种FPGA和PCIE电路中的时钟恢复电路
专利标题(英):
暂无
公开(公告)号 :
暂无
申请号 :
CN202020901624.1
公开(公告)日 :
暂无
申请日 :
2020-05-25
授权号 :
CN212341702U
授权日 :
2021-01-12
发明人 :
刘健王海力
申请人 :
京微齐力(北京)科技有限公司
申请人地址 :
北京市海淀区知春路63号卫星大厦9层901-903
代理机构 :
北京亿腾知识产权代理事务所(普通合伙)
代理人 :
陈霁
优先权 :
CN202020901624.1
主分类号 :
G05B19/042
IPC分类号 :
G05B19/042 H03L7/08
IPC结构图谱
G
G部——物理
G05
控制;调节
G05B
一般的控制或调节系统;这种系统的功能单元;用于这种系统或单元的监视或测试装置
G05B19/00
程序控制系统
G05B19/02
电的
G05B19/04
除数字控制外的程序控制,即顺序控制器或逻辑控制器
G05B19/042
使用数字处理装置
法律状态
2021-01-12 :
授权
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载