一种防止翘曲的屏蔽栅MOSFET版图

授权

摘要

本实用新型涉及一种防止翘曲的屏蔽栅MOSFET版图，适用于屏蔽栅MOSFET半导体光刻工艺，连接金属层通过沟道分割为屏蔽栅区域、屏蔽栅左侧区域、屏蔽栅右侧区域；有源区沟槽层设有若干X方向有源区沟槽，上述X方向有源区沟槽横贯屏蔽栅左侧区域、屏蔽栅区域、屏蔽栅右侧区域；栅极沟槽层设有若干栅极沟槽，上述栅极沟槽连贯横贯屏蔽栅区域的X方向有源区沟槽；上述屏蔽栅MOSFET版图还包括沟槽连接孔，上述沟槽连接孔连通屏蔽栅区域的X方向有源区沟槽和栅极沟槽，上述有源区沟槽层还设有若干Y方向有源区沟槽，上述Y方向有源区沟槽在屏蔽栅左侧区域、屏蔽栅右侧区域和X方向有源区沟槽交叉。有益效果是屏蔽栅MOSFET半导体光刻工艺中防止晶圆翘曲。

基本信息

专利标题：

一种防止翘曲的屏蔽栅MOSFET版图

专利标题（英）：

暂无

公开（公告）号：

暂无

申请号：

CN201921456755.7

公开（公告）日：

暂无

申请日：

2019-09-04

授权号：

CN210466002U

授权日：

2020-05-05

发明人：

陆怀谷

申请人：

深圳市谷峰电子有限公司;香港谷峰半导体有限公司

申请人地址：

广东省深圳市宝安区49区河东商业城华创达文化科技产业园9栋（F座）2-6楼501

代理机构：

上海恒慧知识产权代理事务所(特殊普通合伙)

代理人：

张宁展

优先权：

CN201921456755.7

主分类号：

G03F1/00

IPC分类号：

G03F1/00