本发明公开了一种FPGA的时序参数提取方法，涉及FPGA技术领域，该方法根据硬件架构抽象建立得到软件时序模型，根据软件时序模型提取对应的仿真时序参数，对预定路径进行实测分析提取对应的实测时序参数并修正相应的仿真参数，然后根据所有预定路径的实测时序参数及对应的仿真时序参数修正所有其他路径的仿真时序参数，该方法采用仿真和实测结合的方法，同时结合数据拟合的手段，可以得到较为精确的顺序参数，提取的软件时序参数误差在有限范围内，可以保证时序分析的有效性，并且在芯片最恶劣条件下可以满足芯片时序分析的需求，从而可以保证了时序分析的可靠性。在实际工程领域具有一定的可行性。