平衡时序的方法
公开
摘要
本发明提供一种平衡时序的方法，提供设计版图，设计版图包括多个设计模块，每个设计模块包括多个端口；定义出需做时序平衡的设计模块；制定时序平衡的设计规则，包括定义出的设计模块以设定距离相对平行放置，使得对定义出的设计模块间的端口进行连线时，连线的总线长最短；以设计规则重新设置多个设计模块的位置，并对设计模块间的端口进行连线。本发明的方法找出与地址、数据相关的模块，把时序平衡相关的单元靠近放置，保证总线连接平衡且走线短，重新设计后的版图，数据寄存器与存储器端口相对应，总线连接平衡且较短。
基本信息
专利标题 ：
平衡时序的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114564910A
申请号 ：
CN202210185981.6
公开（公告）日 ：
2022-05-31
申请日 ：
2022-02-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
周喆
申请人 ：
上海华虹宏力半导体制造有限公司
申请人地址 ：
上海市浦东新区中国（上海）自由贸易试验区祖冲之路1399号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
刘昌荣
优先权 ：
CN202210185981.6
主分类号 ：
G06F30/392
IPC分类号 ：
G06F30/392 G06F30/398 G11C5/02
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/392
平面规划或布局，例如,分区或放置
法律状态
2022-05-31 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
