本申请公开了一种时间数字转换集成电路，该集成电路包括控制寄存器和时钟单元，还包括：时间数字转换器，用于对接收到的启动脉冲、第一通道停止脉冲、第二通道停止脉冲进行边沿时间检测；与时间数字转换器连接的原始数据存储器，用于存储时间数字转换器检测的时间数据；与原始数据存储器连接的算术逻辑单元，用于根据时间数据，自动计算第一通道停止脉冲与启动脉冲的第一组间隔时长数据、以及第二通道停止脉冲与启动脉冲的第二组间隔时长数据；与算术逻辑单元连接的数据输出寄存器，用于存储算术逻辑单元的计算结果；与数据输出寄存器连接的SPI接口，用于外接MCU读写数据。本申请可实现高通信效率和处理速度，极大提高了工作性能。