一种FPGA芯片自动复位重启电路
授权
摘要
本实用新型公开了一种FPGA芯片自动复位重启电路，FPGA芯片的配置完成引脚与初始化完成引脚分别与第一与门逻辑芯片的输入端电连；第一与门逻辑芯片的输出端与FPGA芯片的自校验错误引脚分别与第二与门逻辑芯片的输入端电连；第二与门逻辑芯片的输出端和D型触发器芯片的时钟端电连；喂狗信号和D型触发器芯片的反向输出端分别与第三与门逻辑芯片的输入端电连；第三与门逻辑芯片的输出端与看门狗定时器芯片的信号输入端电连；看门狗定时器芯片的复位信号输出端分别与FPGA芯片的配置控制引脚、D型触发器芯片的复位端电连。本实用新型能够实现FPGA芯片自动复位重启。
基本信息
专利标题 ：
一种FPGA芯片自动复位重启电路
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN202020444553.7
公开（公告）日 ：
暂无
申请日 ：
2020-03-31
授权号 ：
CN211653636U
授权日 ：
2020-10-09
发明人 ：
许天骄吴胜华马伟东王丹麟刘斌田海波杨春瑜
申请人 ：
南京国电南自维美德自动化有限公司
申请人地址 ：
江苏省南京市浦口高新区惠达路9号
代理机构 ：
南京纵横知识产权代理有限公司
代理人 ：
范青青
优先权 ：
CN202020444553.7
主分类号 ：
G06F11/07
IPC分类号 ：
G06F11/07 G06F1/24
相关图片
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F11/00
错误检测；错误校正；监控
G06F11/07
响应错误的产生，例如，容错
法律状态
2020-10-09 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN211653636U.PDF
PDF下载
