一种用于改善处理器时钟信号端电磁辐射的电路结构
授权
摘要
本实用新型属于电磁辐射的技术领域，公开了一种用于改善处理器时钟信号端电磁辐射的电路结构，包括处理器，与所述处理器的时钟信号端相连的功能模块，以多个所述处理器的空闲PWM信号端口作为输出端，以多个所述处理器的空闲IO端口作为输入端，连接成多条抵消回路，每条所述抵消回路的一部分线路走向均与处理器的时钟信号端和功能模块之间的线路走向平行，所述抵消回路的电流走向与处理器的时钟信号端和功能模块之间的线路中的电流走向相反。利用本实用新型的电路结构可以辅助降低时钟信号端的电磁辐射，进一步改善RE测试的超标问题，使其达到EMC测试标准，提高电子产品的质量水平。
基本信息
专利标题 ：
一种用于改善处理器时钟信号端电磁辐射的电路结构
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN202020851130.7
公开（公告）日 ：
暂无
申请日 ：
2020-05-20
授权号 ：
CN212646773U
授权日 ：
2021-03-02
发明人 ：
赵丙南
申请人 ：
纳瓦电子（上海）有限公司
申请人地址 ：
上海市嘉定区胜辛南路500号15幢2016室
代理机构 ：
上海恒慧知识产权代理事务所(特殊普通合伙)
代理人 ：
张宁展
优先权 ：
CN202020851130.7
主分类号 ：
G01R1/18
IPC分类号 ：
G01R1/18 G01R31/00
IPC结构图谱
G
G部——物理
G01
测量；测试
G01R
测量电变量；测量磁变量
G01R1/00
包括在G01R5/00至G01R13/00或G01R31/00组中的各类仪器或装置的零部件
G01R1/02
一般结构零部件
G01R1/18
防电场或磁场的屏蔽装置，例如防地磁场的
法律状态
2021-03-02 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
