本实用新型提供了一种防时间攻击的安全仿真分析装置，所述装置包括：关键信息存储单元，用于存储关键信号和关键信号对应的路径信息；仿真电路单元，用于接收测试激励信息进行仿真测试；所述测试激励信息包括所述关键信号；关键信号监控单元，用于根据所述关键信号对应的路径信息监控所述关键信号，并在所述关键信号发生变化时，记录当前时间戳信息；运算时间分析单元，用于确定所述关键信号对应的变化时间区，以及计算所述变化时间区的运算时间值，并判断各关键信号的运算时间值是否相关，若相关则对具有相关性的各关键信号及其对应的运算时间值予以记录。通过上述方案，可以模拟芯片的安全仿真测试，且能够自动完成时间攻击分析。