数据处理装置中的联合调度加载
公开
摘要
公开了数据处理装置和操作此类数据处理装置的方法。发布电路在执行之前对操作进行缓冲,直到该操作所需的操作数在一组寄存器中可用。当第一加载操作和第二加载操作都依赖于公共操作数,并且当该公共操作数在该一组寄存器中可用时,在该发布电路中识别该第一加载操作和该第二加载操作。加载电路具有用于为该第一加载操作生成第一地址的第一地址生成单元和为该第二加载操作生成第二地址的第二地址生成单元。地址比较单元比较该第一地址和该第二地址。该加载电路被布置为当该地址比较单元确定该第一地址和该第二地址相差小于该本地临时存储装置的预定地址范围特征时,致使在存储来自存储器的数据值的副本的本地临时存储装置中执行合并查找。
基本信息
专利标题 :
数据处理装置中的联合调度加载
专利标题(英):
暂无
公开(公告)号 :
CN114556292A
申请号 :
CN202080071456.0
公开(公告)日 :
2022-05-27
申请日 :
2020-09-28
授权号 :
暂无
授权日 :
暂无
发明人 :
姆布·埃约勒米歇尔·威廉·范·托尔
申请人 :
ARM有限公司
申请人地址 :
英国剑桥
代理机构 :
北京东方亿思知识产权代理有限责任公司
代理人 :
杨佳婧
优先权 :
CN202080071456.0
主分类号 :
G06F9/30
IPC分类号 :
G06F9/30 G06F9/34 G06F9/38
IPC结构图谱
G
G部——物理
G06
计算;推算或计数
G06F
电数字数据处理
G06F9/00
程序控制装置,例如,控制单元
G06F9/06
应用存入的程序的,即应用处理设备的内部存储来接收程序并保持程序的
G06F9/30
与执行机器指令相关的设计,例如指令译码
法律状态
2022-05-27 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载