存储体组交错
公开
摘要
可以通过增加存储体组和存储体交错来提高SDRAM系统中的存储器利用率。存储体组交错和存储体交错可以通过存储器控制器生成其中存储体组地址位相较于物理存储器地址的MSB更靠近LSB被定位的物理存储器地址来增加。替代地，或者除了以这种方式定位存储体组地址位之外，还可以通过将物理存储器地址的存储体组地址位和存储体地址位与初始的物理存储器地址的行地址位进行散列处理来增加存储体组交错和存储体交错。存储列地址位也可以被包含在该散列处理中。
基本信息
专利标题 ：
存储体组交错
专利标题（英）：
暂无
公开（公告）号 ：
CN114616556A
申请号 ：
CN202080076307.3
公开（公告）日 ：
2022-06-10
申请日 ：
2020-10-01
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
A·阿蒂埃里J-J·勒克莱S·托祖尔
申请人 ：
高通股份有限公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
北京市金杜律师事务所
代理人 ：
董莘
优先权 ：
CN202080076307.3
主分类号 ：
G06F13/16
IPC分类号 ：
G06F13/16 G06F12/06 G06F12/02 G06F12/1018 G06F12/0864
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F13/00
信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送
G06F13/14
对互连或传送请求的处理
G06F13/16
关于访问存储器总线的
法律状态
2022-06-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
