本发明公开了一种芯片级联扩展控制方法，单颗芯片包括指令时钟端、串行输入端以及串行输出端三个接口。指令时钟信号连接到所有级联芯片的指令时钟端，为所有级联芯片共用，为数据传输提供时钟信号，以及提供操作指令来控制级联芯片执行指令操作。级联芯片的串行输入端与串行输出端级联构成数据传输通道，第一级芯片的串行输入端为数据传输通道的串行输入数据信号，最后一级芯片的串行输出端为数据传输通道的串行输出数据信号。指令时钟信号控制所述的数据传输通道中的数据进行同步传输。本发明通过串行数据传输，并行指令传输，实现了对任意多的芯片的级联扩展控制，硬件拓扑简单，代价低，数据传输的效率与速度高，并且所有芯片同步控制，降低了控制时间开销。