用于数据链路的无缝位级低时延重定时器
实质审查的生效
摘要
本申请公开了用于数据链路的无缝位级低时延重定时器。本申请涉及在耦合在两个电子设备之间的数据链路上传送数据。数据链路包括具有并联耦合的全数据路径和位级数据路径的重定时器。经由重定时器的位级数据路径来传送数据包的第一序列。当传送数据包的第一序列时，数据链路基于在数据包的第一序列中的起始数据包来检测均衡过程的开始。根据检测到均衡过程的开始，数据链路选择重定时器的全数据路径用于在数据链路上的数据传送。在均衡过程期间，数据包的第二序列紧跟在数据包的第一序列之后，并经由重定时器的全数据路径被传送。
基本信息
专利标题 ：
用于数据链路的无缝位级低时延重定时器
专利标题（英）：
暂无
公开（公告）号 ：
CN114430399A
申请号 ：
CN202111202180.8
公开（公告）日 ：
2022-05-03
申请日 ：
2021-10-15
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈祥瞿明晋琪祥朱海军
申请人 ：
谱瑞科技股份有限公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
北京安信方达知识产权代理有限公司
代理人 ：
陆建萍
优先权 ：
CN202111202180.8
主分类号 ：
H04L47/32
IPC分类号 ：
H04L47/32 H04L47/125 H04L45/121 H04L45/30 H04L45/24 G06F13/40 G06F13/42
法律状态
2022-05-20 ：
实质审查的生效
IPC(主分类) : H04L 47/32
申请日 : 20211015
申请日 : 20211015
2022-05-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
