存储器装置中的阻抗校准电路和校准阻抗的方法
公开
摘要
提供了一种阻抗校准电路，其包括第一可变阻抗、第二可变阻抗、第三可变阻抗。第一可变阻抗连接至ZQ端子。第一控制电路基于来自第一比较器的输出的输出信号对第一可变阻抗执行第一阻抗校准。第二控制电路基于来自第二比较器的输出的输出信号对第三可变阻抗执行第二阻抗校准。第一开关将第一比较器的输入连接至ZQ端子和第一节点中的一者。第二开关将第一比较器的输出连接至第一控制电路和第二控制电路中的一者。第三开关将第一开关的输出连接至第一比较器的第一输入端子和第二输入端子中的一者并且将参考电压连接至第一输入端子和第二输入端子中的另一者。
基本信息
专利标题 ：
存储器装置中的阻抗校准电路和校准阻抗的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114550793A
申请号 ：
CN202111332896.X
公开（公告）日 ：
2022-05-27
申请日 ：
2021-11-11
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
阿尼尔·卡瓦拉金东成尹治元郑秉勋
申请人 ：
三星电子株式会社
申请人地址 ：
韩国京畿道
代理机构 ：
北京天昊联合知识产权代理有限公司
代理人 ：
赵南
优先权 ：
CN202111332896.X
主分类号 ：
G11C29/02
IPC分类号 ：
G11C29/02
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C29/00
存储器正确运行的校验；备用或离线操作期间测试存储器
G11C29/02
损坏的备用电路的检测或定位，例如，损坏的刷新计数器
法律状态
2022-05-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
