一种基于FPGA的大规模定时方法及装置
实质审查的生效
摘要
本发明提出了一种基于FPGA的大规模定时方法及装置，其中，方法包括：确定RAM的有效地址范围；循环读取有效地址范围内的RAM地址，并通过统计对应的RAM地址被读取的次数进行定时计数。本发明创新地提出了利用循环读取RAM地址进行定时计数，本发明的定时方法及装置在能够保证各定时器计时精确、相互独立和对上游快速响应的前提下，节省大量的FPGA逻辑资源并降低了整体功耗。
基本信息
专利标题 ：
一种基于FPGA的大规模定时方法及装置
专利标题（英）：
暂无
公开（公告）号 ：
CN114280977A
申请号 ：
CN202111430541.4
公开（公告）日 ：
2022-04-05
申请日 ：
2021-11-29
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
刘钧锴阚宏伟郝锐王江为张翔宇
申请人 ：
苏州浪潮智能科技有限公司
申请人地址 ：
江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
代理机构 ：
北京连和连知识产权代理有限公司
代理人 ：
马鹏林
优先权 ：
CN202111430541.4
主分类号 ：
G05B19/042
IPC分类号 ：
G05B19/042 G06F1/14 G06F12/02 G06M1/10
IPC结构图谱
G
G部——物理
G05
控制；调节
G05B
一般的控制或调节系统；这种系统的功能单元；用于这种系统或单元的监视或测试装置
G05B19/00
程序控制系统
G05B19/02
电的
G05B19/04
除数字控制外的程序控制，即顺序控制器或逻辑控制器
G05B19/042
使用数字处理装置
法律状态
2022-04-22 ：
实质审查的生效
IPC(主分类) : G05B 19/042
申请日 : 20211129
申请日 : 20211129
2022-04-05 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
