一种CELL填充方法
实质审查的生效
摘要
本申请公开了CELL填充方法，包括：在cell区域和Peri区域沉积控制栅多晶硅层；在控制栅多晶硅层上沉积氮化硅层；对氮化硅层窗口化后进行cell区域和Peri区域的刻蚀，形成栅极；在Peri区域进行离子注入后，去除剩余的氮化硅层，对所述cell区域进行ILD填充。在CELL填充方法中，利用减薄cell区film厚度替代CGEB工艺，相比CGEB工艺，本申请中直接降低沉积控制栅多晶硅层的高度，使得形成的控制栅极的高度调整空间变大，因此ILD填充窗口变大，避免BL失效的问题。同时，由于控制栅多晶硅层的高度降低，无需进行控制栅回刻的方法减薄控制栅多晶硅层，可以减少一道光刻工艺，节约了材料成本以及机台产能。
基本信息
专利标题 ：
一种CELL填充方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114284274A
申请号 ：
CN202111561669.4
公开（公告）日 ：
2022-04-05
申请日 ：
2021-12-16
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
郭霞文王虎顾林许昭昭杜怡行
申请人 ：
华虹半导体（无锡）有限公司
申请人地址 ：
江苏省无锡市新吴区新洲路30号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
刘昌荣
优先权 ：
CN202111561669.4
主分类号 ：
H01L27/11517
IPC分类号 ：
H01L27/11517 H01L27/11521
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/10
在重复结构中包括有多个独立组件的
H01L27/105
包含场效应组件的
H01L27/112
只读存储器结构的
H01L27/115
电动编程只读存储器；其多步骤制造方法
H01L27/11517
具有浮栅的
法律状态
2022-04-22 ：
实质审查的生效
IPC(主分类) : H01L 27/11517
申请日 : 20211216
申请日 : 20211216
2022-04-05 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
