本发明公开了一种应用于FPGA单比特信号自动识别时钟域转换的方法；包括：步骤一：触发一个一直为高的电平信号；步骤二：原时钟域下的计数器s_cnt与目的时钟域下的计数器d_cnt开始计数；步骤三：所述计数器s_cnt和计数器d_cnt计数到设定值时停止；步骤四：判断出原时钟是快时钟还是慢时钟；步骤五：根据所述步骤四的判断自动选择单比特信号时钟域转换分支。本发明让计数器s_cnt和计数器d_cnt计数到设定值时停止，通过判断到设定值得时间判断出快时钟和慢时钟，这些过程都可以自动实现。可以自动识别原时钟与目的时钟快慢，方便单比特信号CDC设计，减少设计难度。