一种应用于FPGA单比特信号自动识别时钟域转换的方法
实质审查的生效
摘要
本发明公开了一种应用于FPGA单比特信号自动识别时钟域转换的方法;包括:步骤一:触发一个一直为高的电平信号;步骤二:原时钟域下的计数器s_cnt与目的时钟域下的计数器d_cnt开始计数;步骤三:所述计数器s_cnt和计数器d_cnt计数到设定值时停止;步骤四:判断出原时钟是快时钟还是慢时钟;步骤五:根据所述步骤四的判断自动选择单比特信号时钟域转换分支。本发明让计数器s_cnt和计数器d_cnt计数到设定值时停止,通过判断到设定值得时间判断出快时钟和慢时钟,这些过程都可以自动实现。可以自动识别原时钟与目的时钟快慢,方便单比特信号CDC设计,减少设计难度。
基本信息
专利标题 :
一种应用于FPGA单比特信号自动识别时钟域转换的方法
专利标题(英):
暂无
公开(公告)号 :
CN114461009A
申请号 :
CN202210017057.7
公开(公告)日 :
2022-05-10
申请日 :
2022-01-07
授权号 :
暂无
授权日 :
暂无
发明人 :
王瑞刘奇浩孟凡兴刘洋
申请人 :
山东云海国创云计算装备产业创新中心有限公司
申请人地址 :
山东省济南市中国(山东)自由贸易试验区济南片区浪潮路1036号浪潮科技园S01楼35层
代理机构 :
济南诚智商标专利事务所有限公司
代理人 :
李怀秋
优先权 :
CN202210017057.7
主分类号 :
G06F1/08
IPC分类号 :
G06F1/08
IPC结构图谱
G
G部——物理
G06
计算;推算或计数
G06F
电数字数据处理
G06F1/00
不包括在G06F3/00至G06F13/00和G06F21/00各组的数据处理设备的零部件
G06F1/04
产生时钟信号的或分配时钟信号的,或者直接从这个设备中得出信号的
G06F1/08
具有时钟频率可变或可编程的时钟发生器
法律状态
2022-05-27 :
实质审查的生效
IPC(主分类) : G06F 1/08
申请日 : 20220107
申请日 : 20220107
2022-05-10 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载