一种鉴频鉴相器及锁相环电路
实质审查的生效
摘要
本发明公开一种鉴频鉴相器及锁相环电路，鉴频鉴相器包括一第一D触发器、一第二D触发器、一延时单元、一与门，其中：第一D触发器的D端连接电源，其CLK端连接参考频率信号输入，Q端为控制信号输出端，Reset端连接延时单元的输出端；第二D触发器的D端连接电源，其CLK端连接反馈信号输入，Q端为控制信号输出端，Reset端连接延时单元的输入端；延时单元的输入端与与门的输入端连接；与门的输出端分别连接至第一D触发器和第二D触发器的Q端。本发明通过简洁、非常低成本的技术方案综合克服了鉴相器的“死区效应”，提高锁相环整体性能和有效降低锁相环电路的成本和复杂度。
基本信息
专利标题 ：
一种鉴频鉴相器及锁相环电路
专利标题（英）：
暂无
公开（公告）号 ：
CN114499502A
申请号 ：
CN202210067255.4
公开（公告）日 ：
2022-05-13
申请日 ：
2022-01-20
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
沈冰亮
申请人 ：
深圳市恒昌通电子有限公司
申请人地址 ：
广东省深圳市南山区粤海街道科技园中区粤海街道科苑路15号科兴科学园B4栋5楼501
代理机构 ：
深圳市中科创为专利代理有限公司
代理人 ：
何路
优先权 ：
CN202210067255.4
主分类号 ：
H03L7/085
IPC分类号 ：
H03L7/085 H03L7/089 H03L7/099 H03L7/18
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H03L 7/085
申请日 : 20220120
申请日 : 20220120
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
