本发明属于电子设计自动化领域，提出一种考虑通讯延迟的多核系统选核算法。本发明对二维同构多核芯片进行芯片热建模，相较于传统的芯片模型，这里主要使用2D‑mesh Noc架构芯片。本发明设计的技术方案可以有效的在多核暗硅芯片系统中进行选核，提升芯片性能并保证芯片可靠性与较低通讯延时。对于选核算法的计算过程，首先计算出候选核心的功率预算，然后构建候选核心与已选核心的通讯频次，通讯距离矩阵，计算当前候选核心对应的alpha向量，最后求解候选核心对应的有效翻转频率，选择有效翻转频率最大的候选核心作为下一个开启核心，最后重复上述过程直至所有任务都找到能映射的核心，并匹配核心的频率。本发明提出的多核系统的选核算法可以对二维同构多核暗硅芯片进行有效的选核并充分提高芯片性能。