一种用于存内计算的行列布尔运算电路
实质审查的生效
摘要
本发明公开了一种用于存内计算的行列布尔运算电路，包括SRAM阵列、行译码单元、读字线控制单元和灵敏放大器SA；SRAM阵列中的每个Bitcell均采用8管SRAM单元；该8管SRAM单元在传统6管SRAM单元基础上增加了可以读出数据的控制端口，即NMOS晶体管N5和NMOS晶体管N6，并且增加了读字线RWL和读位线RBL，从而使本发明不仅能实现列的布尔运算，而且能实现行的布尔运算，还能实现矩阵的转置计算，这大大提高了存内计算的能力。
基本信息
专利标题 ：
一种用于存内计算的行列布尔运算电路
专利标题（英）：
暂无
公开（公告）号 ：
CN114446350A
申请号 ：
CN202210090221.7
公开（公告）日 ：
2022-05-06
申请日 ：
2022-01-25
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
卢文娟杜皓宇郝礼才彭春雨赵强吴秀龙蔺智挺高珊陈军宁
申请人 ：
安徽大学
申请人地址 ：
安徽省合肥市经济开发区九龙路111号
代理机构 ：
北京凯特来知识产权代理有限公司
代理人 ：
郑立明
优先权 ：
CN202210090221.7
主分类号 ：
G11C11/414
IPC分类号 ：
G11C11/414 G11C11/416
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C11/08
应用多孔存储元件的，例如：应用多孔磁芯存储器；应用把几个单独的多孔存储元件合并起来的板
G11C11/21
应用电元件的
G11C11/34
应用半导体器件的
G11C11/40
应用晶体管的
G11C11/41
用正反馈形成单元的，即，不需要刷新或电荷再生的单元。例如，双稳态多谐振荡器或施密特触发器
G11C11/413
辅助电路，例如，用于寻址的、译码的、驱动的、写入的、读出的、定时的或省电的
G11C11/414
用于双极型存储单元的
法律状态
2022-05-24 ：
实质审查的生效
IPC(主分类) : G11C 11/414
申请日 : 20220125
申请日 : 20220125
2022-05-06 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
