FPGA配置存储器阵列的故障注入方法及装置
实质审查的生效
摘要
本发明公开了FPGA配置存储器阵列的故障注入方法及装置，涉及FPGA技术领域。本发明通过FPGA的JTAG接口回读配码数据帧地址对应的配码数据帧，将配码数据帧中的至少一位取反后便可得到错误配码数据，然后通过JTAG接口将取反后的配码数据帧写入FPGA，实现了通过JTAG接口对FPGA进行故障注入；由于仅回读和注入指定地址的配码数据帧，数据量小，可极大的降低故障注入时间；具有不影响Slave SelectMAP接口回读刷新操作的优势，可以同时进行故障注入和回读刷新。
基本信息
专利标题 ：
FPGA配置存储器阵列的故障注入方法及装置
专利标题（英）：
暂无
公开（公告）号 ：
CN114550810A
申请号 ：
CN202210102041.6
公开（公告）日 ：
2022-05-27
申请日 ：
2022-01-27
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
谢元禄呼红阳霍长兴张坤季兰龙习凯卢年端
申请人 ：
中国科学院微电子研究所
申请人地址 ：
北京市朝阳区北土城西路3号
代理机构 ：
北京华沛德权律师事务所
代理人 ：
王玉璇
优先权 ：
CN202210102041.6
主分类号 ：
G11C29/56
IPC分类号 ：
G11C29/56 G11C29/18 G06F15/78
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C29/48
专门适用于从外部到存储器的静态存储中的测试装置，例如：用直接存储器存取或者用辅助访问路径
G11C29/56
用于静态存储器的外部测试装置，例如，自动测试设备；所用接口
法律状态
2022-06-14 ：
实质审查的生效
IPC(主分类) : G11C 29/56
申请日 : 20220127
申请日 : 20220127
2022-05-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
