本申请提出一种多核处理器访存一致性的验证系统及方法，其中，该系统包括：仿真器、模拟器、检查器和全局共享内存，其中，仿真器，用于将存数指令存入与处理器核对应的第一缓冲区，并将存数指令从与处理器核对应的第一缓冲区中写入高速缓冲存储器，以及将仿真器中的指令执行结果发送给检查器；模拟器，用于将存数指令存入与处理器核对应的第二缓冲区，并将存数指令从与处理器核对应的第二缓冲区中写入全局共享内存，以及将模拟器中的指令执行结果发送给检查器；检查器，用于对仿真器中的指令执行结果和模拟器中的指令执行结果进行一致性验证。本申请实现了多个处理器核对访存指令的定序，及仿真器和模拟器结果的可对比，从而验证仿真结果正确性。