一种基于FPGA的LDPC编码方法及编码器
实质审查的生效
摘要
本发明公开了一种基于FPGA的LDPC编码方法及编码器，地址控制模块，用于生成第一计数器信号和第一地址信号；校验比特计算模块，用于接收第一输入码元以及每个时钟周期的所述第一计数器信号和第一地址信号，并将所述第一计数器信号和第一地址信号与第一输入码元进行数据同步，并输出第一读写地址，将第一读写地址中得到的第一数据和当前时钟周期输入的信息码字进行异或后，再写回原位置；校验比特生成模块，用于读取所述校验比特计算模块中的异或结果，并对得到的异或结果进行运算，得到最终的奇偶校验码字；达到高吞吐率、低资源占用率的效果。
基本信息
专利标题 ：
一种基于FPGA的LDPC编码方法及编码器
专利标题（英）：
暂无
公开（公告）号 ：
CN114499543A
申请号 ：
CN202210148782.8
公开（公告）日 ：
2022-05-13
申请日 ：
2022-02-18
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
杨柯吴新春黄孝兵李德鑫成鑫才朱书霖
申请人 ：
强华时代（成都）科技有限公司
申请人地址 ：
四川省成都市高新区天目路77号1栋1单元4层408号
代理机构 ：
成都智弘知识产权代理有限公司
代理人 ：
杨艳
优先权 ：
CN202210148782.8
主分类号 ：
H03M13/11
IPC分类号 ：
H03M13/11 H03M13/00
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H03M 13/11
申请日 : 20220218
申请日 : 20220218
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
