增强型打孔和低密度奇偶校验(LDPC)码结构
实质审查的生效
摘要
本公开内容的某些方面通常涉及用于增强型打孔和低密度奇偶校验(LDPC)码结构的技术。提供了一种由发射设备进行无线通信的方法。该方法通常包括：基于LDPC码来编码一组信息比特以生成码字，该LDPC码由具有第一数量的变量节点和第二数量的校验节点的基本矩阵定义；根据被设计为对与所述变量节点中的至少两个变量节点对应的比特进行打孔的打孔图案来对所述码字进行打孔，以生成经打孔的码字；针对经打孔的所述至少两个变量节点添加至少一个附加奇偶校验比特；以及发送所述经打孔的码字。
基本信息
专利标题 ：
增强型打孔和低密度奇偶校验(LDPC)码结构
专利标题（英）：
暂无
公开（公告）号 ：
CN114520660A
申请号 ：
CN202210155205.1
公开（公告）日 ：
2022-05-20
申请日 ：
2017-05-12
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
T·J·理查森S·库得卡尔
申请人 ：
高通股份有限公司
申请人地址 ：
美国加利福尼亚
代理机构 ：
永新专利商标代理有限公司
代理人 ：
赵腾飞
优先权 ：
CN202210155205.1
主分类号 ：
H03M13/00
IPC分类号 ：
H03M13/00 H03M13/03 H03M13/11 H04L1/00
法律状态
2022-06-07 ：
实质审查的生效
IPC(主分类) : H03M 13/00
申请日 : 20170512
申请日 : 20170512
2022-05-20 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
