本发明涉及编译器设计的技术领域，公开了基于一种面向risc‑v的编译器设计实现方法，包括：设计构建PE计算单元，所述PE计算单元包括浮点数量化单元、乘积累加单元以及寄存器；基于PE计算单元构建二维脉动阵列；扩展上述构建的二维脉动阵列，并将扩展后的二维脉动阵列作为编译器的编译计算模块；编译器接收原始数据以及编译操作指令，利用编译计算模块进行数据的计算存储。本发明所述方法基于risc‑v指令集实现编译器的设计构建，且所设计的编译器基于多个PE计算单元可实现神经网络的参数计算，所设计的编译器通过实时对计算结果进行量化，提高了编译计算的速度，基于双缓存机制的编译计算模块将会提高计算设备的吞吐量，减少PE计算单元的空闲时间。