本发明公开了基于半概率计算的部分并行LDPC译码器，涉及无线通信领域，解决了传统的概率计算在面对低度的变量节点时性能恶化严重和不能应用分层译码的问题，其技术方案要点是：校验节点更新模块包括：前向转换单元，用于将变量节点信息转换成固定长度的全相关随机比特流以实现校验节点信息的更新处理；信息累加单元，用于将全相关随机比特流经过硬件电路运算后转换成校验节点传递给变量节点的概率信息。本发明将比特流重新转化为概率值后进行层间信息的传递，可将基于概率计算的译码算法应用于分层译码算法，在获得分层译码算法优秀的译码算法性能的同时，又通过概率计算降低了译码算法硬件实现的复杂度。