一种行译码电路的设计方法及相关设备
公开
摘要
本申请公开一种行译码电路的设计方法及相关设备，涉及集成电路技术领域，能够改善现有定制化开发译码电路无法复用的问题。行译码电路的设计方法，包括：在电路版图设计环境中，根据译码容量，分别调用一级行译码模块所需的一级译码器结构包、二级行译码模块所需的二级译码器结构包和拼接模块；将所述一级译码器结构包中的所述二进制译码器的一级输出端与所述拼接模块的第一拼接连接线电连接，以及将所述二级译码器结构包中的所述逻辑门级连器件的二级输入端与所述拼接模块的第二拼接连接线电连接；将所述第一拼接连接线与所述第二拼接连接线通过打孔形成电连接。
基本信息
专利标题 ：
一种行译码电路的设计方法及相关设备
专利标题（英）：
暂无
公开（公告）号 ：
CN114595658A
申请号 ：
CN202210222590.7
公开（公告）日 ：
2022-06-07
申请日 ：
2022-03-07
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
许婷韩郑生闫珍珍郭燕萍高立博王成成卜建辉刘海南赵发展罗家俊
申请人 ：
中国科学院微电子研究所
申请人地址 ：
北京市朝阳区北土城西路3号
代理机构 ：
北京华沛德权律师事务所
代理人 ：
马苗苗
优先权 ：
CN202210222590.7
主分类号 ：
G06F30/392
IPC分类号 ：
G06F30/392 G06F30/343 G06F30/394 G11C8/10 G06F113/18
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/392
平面规划或布局，例如,分区或放置
法律状态
2022-06-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
